您好,歡迎來到中國工控網   請 登錄免費注冊
服務熱線:
當前位置:首頁 >> 資訊頻道 >> > 技術應用 >> TMS320LF2407A電機控制板的

TMS320LF2407A電機控制板的

時間:2017-11-17 16:41:00   來源:本網   添加人:admin

  隨著控制技術和電力電子器件的發展,數字控制已成為電機控制系統發展的必然趨勢。在電機控制方面,數字控制系統以其較高的可靠性、較好的可擴展性,受到業內人士的青睞。其核心控制芯片較多采用電機控制專用芯片TMS320LF240X系列芯片,該系列DSP控制器將實時處理能力和控制器的外設功能集于一身,簡化了控制系統的設計,提高了工作效率。TMS320LF2407A的電平低、頻率高、靈敏度高且對電磁干擾信號非常敏感,因此抑制電磁干擾成為控制電路設計和應用必須重點考慮的問題,也是控制系統可靠性的關鍵因素之一。

  要來源及對策電子電路的電磁兼容能力在很大程度上取決于所選用的元器件及其相互聯接的方式。在不考慮信號完整性的前提下,控制電路的EMI來源主要有電源網絡和高頻信號線兩種。

  2.1電源網絡噪聲AI噪聲)2.1.1電源噪聲在高頻數字系統中,當器件處于開關狀態時(即輸出高低電平的轉換),將產生電流尖峰信號,這種電流尖峰信號幅值隨著數字信號頻率的提高和上升時間的縮短而增加;在模擬系統中,當負載電流變化時也將產生電流尖峰信號。這種尖峰信號中含有大量的諧波成分,一般將最高諧波頻率作為影響信號電氣特性的臨界點。最高諧波頻率為:流過高頻電流,就產生與高頻電流成正比的電壓噪聲。

  擇導線寬度為0.13腿(即50瓜1!),其、=0.16謝(每厘米的電感),那么當導線流過上述頻率成分的瞬態電流It0.05A)時,產生的電壓為:可見即使長度1cm的導線也會產生很大電源噪聲,為此如何抑制電源噪聲成為該控制板設計的關鍵因素。

  2.1.2解決措施抑制電源噪聲常采用的方法是加旁路電容、鋪設電源和地平面,最大限度地減少電源與地之間的阻抗,并為高頻諧波電流提供低阻抗回路。旁路電容理論公式如下:峰值電流,AV為電源電壓容許變動的范圍;AT為過渡電流的脈寬。但是根據經驗,旁路電容值的選擇一般為PCB板上所有負載電容的50倍到100倍。

  2.2高頻信號間的串擾噪聲串擾噪聲形成的根本原因是信號變化引起周邊的電磁場發生變化,特別是對于高速信號,信號的上升和下降沿的時間可以達到ns級,高頻分量非常豐富,信號線之間的寄生電容和電感容易成為串擾信號的耦合通道。由于信號線上分布著電感分量和電容分量,因此整個信號之間的串擾由兩部分組成,即容性耦合干擾和感性耦合干擾。容性耦合干擾是由于干擾源上的電壓變化在被干擾對象上引起感應電流從而導致的電磁干擾;而感性耦合干擾則是由于干擾源上的電流變化產生的磁場在被干擾的對象上引起感應電壓從而導致的電磁干擾。感性串擾的計算公式為:容性串擾的計算公式為:2.2.1印制線的長度和間距對串擾噪聲的影響印制電路板基材與兩面印制導線可看作一個電容器,其電容可用平板電容器的計算公式粗略地計算。

  介質厚度,為層壓板的相對介電常數。當串擾信號線之間的平行長度增加時,將增加兩線之間的重疊面積,因此兩線之間的耦合電容會增加,從而增大串擾數值。同理,當兩線間的間距減少時,兩線之間的耦合電容也會增加,從而增大串擾。

  2.2.2信號頻率對串擾噪聲的影響在串擾效應中,串擾噪聲隨信號頻率的增加而增大,除了信號傳輸頻率本身的影響之外,還有信號的上升沿和下降沿的時間對其產生的影響。邊沿變化越快,串擾噪聲越大。

  2.2.3解決措施串擾噪聲與信號頻率成正比,在數字電路中,信號的上升沿和下降沿的時間對串擾噪聲的產生影響最大,邊沿變化越快高頻分量越豐富,串擾噪聲越大,因此盡量少使用dV/dT高的信號。在高速的電路板設計過程中,可以使用低電壓差分信號和其它差分信號。

  在布線空間允許的條件下,可以在串擾較嚴重的兩條線之間插入一條地線或地平面,起到隔離的作用,從而減小串擾噪聲。

  加大信號線的間距,減小信號線間的平行長度,必要時可以凹凸方式走線。

  對于速率比較高的信號線,可以將其走線經過的微帶線和帶狀線控制在地平面8mil距離內,這樣可以大大減小串擾噪聲。

  3 TMS320LF2407A電機控制板噪聲抑制實例3.1電源噪聲抑制措施統,既有5V電壓,又有3.3V電壓,針對這兩種電壓系統分別鋪設相應的旁路電容,減少電源噪聲。

  時鐘電路V電壓系統選擇一個47rf電解電容、三個0.1rf的高頻陶瓷電容,3.3V選擇兩個47yf的電解電容、20個0.1rf高頻陶瓷電容,并鋪設5V電源平面、3.3V電源平面和地平面。

  3.2高頻信號間的串擾噪聲抑制措施TMS320LF2407A電機控制板的高頻信號線主要包括時鐘信號線和外擴存儲器的地址線和數據線,其上升時間都在ns級。對于時鐘信號線采用如所示的設計以減少噪聲。

  中,在晶振的電源端接磁珠Bead)和旁路電容C1)可減少晶振對電源的噪聲,在時鐘線路串阻尼電阻R1以增大時鐘的上升時間,減少時鐘線的高頻輻射,在2407A的PLLVCCA管腳和電源間接T型濾波器Fe=10MHZ),并在與其最近的VSS之間加旁路電容C3可最大限度地減少CPU時鐘的波動,且在布線時使時鐘回路面積盡量小,在晶振下不鋪設任何數據線。對于外擴存儲器的地址線和數據線,在設計布線允許的范圍內,盡量縮短,最好采用直線或45°折線。在地址線、數據線、片選信號線、讀寫控制線共34條)之間鋪設33條保護地線,保護地線的兩端與地連接,且每2cm左右要打過孔與地層相連。這樣就基本上實現了電機控制板的電磁兼容。

  4結論本文分析了TMS320LF2407A電機控制板噪聲的來源并給出了相應的抑制措施。實驗結果表明,TMS320LF2407A電機控制板工作可靠、穩定,達到了預期的設計目的。

校园亚洲色无码